Eishior OTANI et al. Q79854 PLASMA DISPLAY PANEL DEVICE Filing Date: February 24, 2004 Darryl Mexic 202-663-7909

# 日本国特許/、 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 2月25日

出 願 番 号

Application Number:

特願2003-047176

[ ST.10/C ]:

[JP2003-047176]

出 願 人
Applicant(s):

パイオニア株式会社

2003年 6月30日

特許庁長官 Commissioner, Japan Patent Office



#### 特2003-047176

【書類名】 特許願

【整理番号】 57P0473

【提出日】 平成15年 2月25日

【あて先】 特許庁長官殿

【国際特許分類】 H01J 17/49

【発明の名称】 プラズマディスプレイパネル及び表示装置

【発明者】

【住所又は居所】 山梨県中巨摩郡田富町西花輪2680番地 パイオニア

株式会社内

【氏名】 尾谷 栄志郎

【発明者】

【住所又は居所】 山梨県中巨摩郡田富町西花輪2680番地 パイオニア

株式会社内

【氏名】 矢作 和男

【特許出願人】

【識別番号】 000005016

【氏名又は名称】 パイオニア株式会社

【代理人】

【識別番号】 100079119

【弁理士】

【氏名又は名称】 藤村 元彦

【手数料の表示】

【予納台帳番号】 016469

【納付金額】 21,000円.

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9006557

# 【プルーフの要否】 要

#### 【書類名】 明細書

【発明の名称】 プラズマディスプレイパネル及び表示装置

【特許請求の範囲】

【請求項1】 各々が行方向に延びて列方向に配列された複数の行電極と、 前面基板の内面側において前記複数の行電極を被覆する誘電体層と、各々が前記 前面基板と放電空間を介して対向配置された背面基板の内面側に列方向に延びて 行方向に配列され、前記行電極と交差する位置において放電空間内に単位発光領 域を形成する複数の列電極とを備え、前記複数の行電極の隣接する行電極間各々 が表示ラインを構成するプラズマディスプレイパネルであって、

前記単位発光領域の各々の周囲が隔壁により区画され、前記単位発光領域の各々が仕切り壁によって表示ラインを形成する隣接する行電極間での放電が行われる第1放電セルと、行電極の一部と列電極との間での放電が行われる第2放電セルとに区画され、

対となる前記第1放電セルと前記第2放電セルとの間に連通部を有することを 特徴とするプラズマディスプレイパネル。

【請求項2】 前記行電極各々は、行方向に延びる本体部と、前記本体部から単位発光領域毎に隣接する他の行電極に向かって列方向に伸長したT字状端部とを備え、

前記第1放電セルは、第1放電ギャップを介して互いに対向する前記T字状端 部に対向する部分を含み、前記第2放電セルは、第2放電ギャップを介して前記 行電極の本体部と列電極とが対向する部分を含むことを特徴とする請求項1記載 のプラズマディスプレイパネル。

【請求項3】 前記第2放電セルの前記前面基板側に黒色層が設けられていることを特徴とする請求項1記載のプラズマディスプレイパネル。

【請求項4】 前記第2放電セルの前記背面基板側に2次電子放出層が設けられていることを特徴とする請求項1記載のプラズマディスプレイパネル。

【請求項5】 前記第1放電セルの前記前面基板側にのみ蛍光体層が設けられていることを特徴とする請求項1記載のプラズマディスプレイパネル。

【請求項6】 1フィールドの表示期間を、アドレス期間とサスティン期間

を有する複数のサブフィールドで構成し、入力映像信号に基づく各画素毎の画素 データに応じて前記入力映像信号に対応した画像表示を行う表示装置であって、

各々が行方向に延びて列方向に配列された複数の行電極と、前面基板の内面側において前記複数の行電極を被覆する誘電体層と、各々が前記前面基板と放電空間を介して対向配置された背面基板の内面側に列方向に延びて行方向に配列され、前記行電極と交差する位置において放電空間内に単位発光領域を形成する複数の列電極とを備え、前記複数の行電極の隣接する行電極間各々が表示ラインを構成し、

前記単位発光領域の各々の周囲が隔壁により区画され、前記単位発光領域の各々が仕切り壁によって表示ラインを形成する隣接する行電極間での放電が行われる第1放電セルと、行電極の一部と列電極との間での放電が行われる第2放電セルとに区画され、

対となる前記第1放電セルと前記第2放電セルとの間に連通部を有するプラズ マディスプレイパネルと、

前記アドレス期間において前記行電極対の第1行電極に順次、正極性の走査パルスを印加しつつ前記走査パルスと同一タイミングにて前記画素データに対応した画素データパルスを前記列電極側が陰極となる関係で1表示ラインずつ順次前記列電極各々に印加して、前記第2放電セル内において選択的にアドレス放電を生起せしめるアドレス手段と、

前記サスティン期間において前記行電極対を構成する行電極間にサスティンパルスを印加するサスティン手段と、を備えたことを特徴とする表示装置。

【請求項7】 前記サスティン手段は負極性の最終サスティンパルスを前記第1行電極に印加することを特徴とする請求項6記載の表示装置。

【請求項8】 前記アドレス手段は、前記第2放電セル内における選択的アドレス放電を第1放電セルに広げて第1放電セルを点灯セル状態又は消灯セル状態のいずれか一方に設定することを特徴とする請求項6に記載の表示装置。

【請求項9】 前記行電極各々は、行方向に延びる本体部と、この本体部から単位発光領域毎に隣接する他の行電極に向かって列方向に伸長した丁字状端部とを備え、

前記第1放電セルは、第1放電ギャップを介して互いに対向する前記T字状端 部に対向する部分を含み、前記第2放電セルは、第2放電ギャップを介して前記 行電極の本体部と列電極とが対向する部分を含むことを特徴とする請求項6記載 の表示装置。

【請求項10】 前記第2放電セルの前記前面基板側に黒色層が設けられていることを特徴とする請求項6記載の表示装置。

【請求項11】 前記第2放電セルの前記背面基板側に2次電子放出層が設けられていることを特徴とする請求項6記載の表示装置。

【請求項12】 前記第1放電セルの前記前面基板側にのみ蛍光体層が設けられていることを特徴とする請求項6記載の表示装置。

【請求項13】 前記単位発光領域各々の第2放電セルの放電空間は、隣接する単位発光領域の放電空間と隔壁によって閉じられていると共に行方向に隣接する単位発光領域各々の第1放電セルの放電空間は連通していることを特徴とする請求項6記載の表示装置。

【請求項14】 前記アドレス手段による前記アドレス放電に先立って、前記行電極対の第1行電極と前記列電極との間にリセットパルスを印加して前記第2放電セル内においてリセット放電を生起せしめるリセット手段を更に備えたことを特徴とする請求項6記載の表示装置。

【請求項15】 前記リセットパルスは前記サスティンパルスに比して立ち あがり区間又は立下り区間でのレベル推移が緩やかな波形を有することを請求項 14項記載の表示装置。

【請求項16】 前記リセット手段は奇数表示ラインに対するリセット放電と偶数表示ラインに対するリセット放電とを時間的に分離して実行することを特徴とする請求項14記載の表示装置。

【請求項17】 前記アドレス手段は奇数は表示ラインに対するアドレス放電と偶数表示ラインに対するアドレス放電とを時間的に分離して実行することを特徴とする請求項6記載の表示装置。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】

本発明は、プラズマディスプレイパネル及びそれを搭載した表示装置に関する

[0002]

【従来の技術】

近年、大型で薄型のカラー表示パネルとして面放電方式交流型プラズマディスプレイパネルを搭載したプラズマディスプレイ装置が注目されている(例えば、特許文献1参照)。

[0003]

【特許文献1】

特開平5-205642号公報

図1~図3は、かかる従来の面放電方式交流型プラズマディスプレイパネルの 構成の一部を示す図である。

プラズマディスプレイパネル(PDP)には、図2に示す如き互いに平行に配 置された前面ガラス基板1と背面ガラス基板4との間に画素毎に放電を生じさせ るための構成が形成されている。前面ガラス基板1の表面が表示面となる。前面 ガラス基板 1 の裏面側には、長手の複数の行電極対 (X', Y')と、この行電 極対(Х', Ү') を被覆する誘電体層2と、この誘電体層2の裏面を被覆する Mg〇(酸化マグネシウム)からなる保護層3が順に設けられている。各行電極 X', Y'は、図1に示す如く、夫々、幅の広いITO等の透明導電膜からなる 透明電極Xa', Ya'と、その導電性を補う幅の狭い金属膜からなるバス電極 X b', Y b'とから構成されている。行電極X'とY'とが放電ギャップg' を挟んで対向するように表示画面の垂直方向に交互に配置されており、各行電極 対(X', Y') によって、マトリクス表示の1表示ライン(行)Lが構成され ている。背面ガラス基板4には、図3に示す如く、行電極対X',Y'と直交す る方向に配列された複数の列電極D'と、この列電極D'間にそれぞれ平行に形 成された帯状の隔壁 5 と、この隔壁 5 の側面と列電極 D'を被覆するそれぞれ赤 (R)、緑(G)、青(B)の蛍光材料によって形成された蛍光体層 6 とが設け、 られている。保護層3及び蛍光体層6間には、図2に示す如く、キセノンを含む

Ne-Xe ガスが封入されている放電空間 S が存在する。各表示ライン L には、図 1 に示す如く列電極 D が及び行電極対(X , Y )の交差部において放電空間 S を隔壁 5 によって区画した、単位発光領域としての放電セル C が形成されている。

### [0004]

上記の面放電方式交流型PDPにおける画像の形成には、中間調を表示させる ための方法として、サブフィールド法を用いた階調駆動方法が知られている。か かる駆動法では、1フィールドの表示期間をN個のサブフィールドに分割し、各 サブフィールドにそのサブフィールドの重み付けに対応した発光実施回数を割り 当てる。そして、入力映像信号に応じて、各放電セル毎に発光実施するサブフィールドと、発光を実施させないサブフィールドとを設定して発光駆動を行う。この際、1フィールドを通して実施された発光の総数に応じた中間輝度が視覚されるのである。

#### [0005]

図4は、上記駆動を実現すべく各サブフィールド内においてPDPに印加される各種駆動パルスを示す図である。

図4に示すように、各サブフィールドは、一斉リセット期間Rc、アドレス期間Wc、及びサスティン期間Icによって構成されている。

一斉リセット期間Rcでは、互いに対をなす行電極 $X_1$ ,  $\sim X_n$ ,  $と Y_1$ ,  $\sim Y_n$ , 間にリセットパルスRPx, RPyが一斉に印加されることによって、全ての放電セルにおいて一斉にリセット放電が行われ、これによって、一旦、各放電セル内に所定量の壁電荷が形成される。次のアドレス期間Wcでは、行電極 $Y_1$ ,  $\sim Y_n$ , に順次、走査パルスSPが印加されるとともに、入力映像信号に対応した各画素毎の画素データパルスが1表示ライン分ずつ列電極 $D_1$ ,  $\sim D_n$ , に印加される。すなわち、図4に示す如く、第1表示ライン~第n表示ライン各々に対応した夫々m個の画素データパルスからなる画素データパルス群 $DP_1$   $\sim DP_n$  が走査パルスSPに同期して順次、列電極 $D_1$ ,  $\sim D_n$ , に印加されるのである。その走査パルスと同時に高電圧の画素データパルスが印加された放電セルのみにアドレス放電(選択消去放電)が生起される。かかるアドレス放電により放電セル内に形成され

ていた壁電荷が消滅する。一方、アドレス放電の生起されなかった放電セル内には壁電荷が残留する。次のサスティン期間Icでは、互いに対をなす行電極X<sub>1</sub>'~X<sub>n</sub>'とY<sub>1</sub>'~Y<sub>n</sub>'間にサスティンパルスIPx,IPyが各サブフィールドの重み付けに対応した数だけ印加される。これによって、壁電荷が残留したままの発光セルのみが、印加されるサスティンパルスIPx,IPyの数に対応した数だけサスティン放電を繰り返す。かかるサスティン放電により、放電空間S'に封入されているキセノンXeから波長147nmの真空紫外線が放射される。かかる真空紫外線により、背面基板上に形成されている赤(R)、緑(G)、青(B)の蛍光体層が励起して可視光を発生する。

[0006]

#### 【発明が解決しようとする課題】

このようなPDPにおける画像形成においては、上記のように、アドレス放電やサスティン放電の安定化のためにその放電の開始前にリセット放電が行われる。更に、アドレス放電も各サブフィールド毎に行われる。従来のPDPでは、このリセット放電およびアドレス放電が、サスティン放電によって画像形成のための可視光を発生させる放電セルC'内において行われる。よって、黒等の暗い画像の表示が行われる際にもリセット放電やアドレス放電による発光がパネルの表示面に現れて画面が明るくなってしまうため、コントラストの低下等が生じる場合があった。

#### [0007]

また、行電極X'、Y'を交互に配列した構成では、非表示ラインにおいても 行電極X'、Y'が隣り合うため、サスティン期間において非表示ラインに電位 差が生じる。非表示ラインでの不用な放電を防止すると共に消費電力の増大を招 くライン間の静電容量を低減するためにライン間の電極間隔を十分大きい値に設 定する必要がある。このため、ラインピッチの縮小による高精細化が困難であっ た。

#### [0008]

本発明が解決しようとする課題には、上記の問題点が一例として挙げられ、高コントラスト及び高精細化を図ることができるプラズマディスプレイパネル及び

それを用いた表示装置を提供することが本発明の目的である。

[0009]

#### 【課題を解決するための手段】

本発明のプラズマディスプレイパネルは、各々が行方向に延びて列方向に配列された複数の行電極と、前面基板の内面側において前記複数の行電極を被覆する誘電体層と、各々が前記前面基板と放電空間を介して対向配置された背面基板の内面側に列方向に延びて行方向に配列され、前記行電極と交差する位置において放電空間内に単位発光領域を形成する複数の列電極とを備え、前記複数の行電極の隣接する行電極間各々が表示ラインを構成するプラズマディスプレイパネルであって、前記単位発光領域の各々の周囲が隔壁により区画され、前記単位発光領域の各々が仕切り壁によって表示ラインを形成する隣接する行電極間での放電が行われる第1放電セルと、行電極の一部と列電極との間での放電が行われる第2放電セルとに区画され、対となる前記第1放電セルと前記第2放電セルとの間に連通部を有することを特徴としている。

#### [0010]

本発明の表示装置は、1フィールドの表示期間を、アドレス期間とサスティン期間を有する複数のサブフィールドで構成し、入力映像信号に基づく各画素毎の画素データに応じて前記入力映像信号に対応した画像表示を行う表示装置であって、各々が行方向に延びて列方向に配列された複数の行電極と、前面基板の内面側において前記複数の行電極を被覆する誘電体層と、各々が前記前面基板と放電空間を介して対向配置された背面基板の内面側に列方向に延びて行方向に配列され、前記行電極と交差する位置において放電空間内に単位発光領域を形成する複数の列電極とを備え、前記複数の行電極の隣接する行電極間各々が表示ラインを構成し、前記単位発光領域の各々の周囲が隔壁により区画され、前記単位発光領域の各々が仕切り壁によって表示ラインを形成する隣接する行電極間での放電が行われる第1放電セルと、行電極の一部と列電極との間での放電が行われる第2放電セルとに区画され、対となる前記第1放電セルと前記第2放電セルとの間に連通部を有するプラズマディスプレイパネルと、前記アドレス期間において前記行電極対の第1行電極に順次、正極性の走査パルスを印加しつつ前記走査パルス

と同一タイミングにて前記画素データに対応した画素データパルスを前記列電極 側が陰極となる関係で1表示ラインずつ順次前記列電極各々に印加して、前記第 2放電セル内において選択的にアドレス放電を生起せしめるアドレス手段と、前 記サスティン期間において前記行電極対を構成する行電極間にサスティンパルス を印加するサスティン手段と、を備えたことを特徴としている。

[0011]

#### 【発明の実施の形態】

図5は、本発明による表示装置としてのプラズマディスプレイ装置の構成を示す図である。

図5に示すように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのPDP50、X電極ドライバ51、Y電極ドライバ53、アドレスドライバ55及び駆動制御回路56から構成される。

[0012]

PDP50には、表示画面における垂直方向に夫々伸張している帯状の列電極  $D_1 \sim D_m$ が形成されている。更に、PDP50には、表示画面における水平方向 に夫々伸張している行電極 $X_1 \sim X_n$ 及び行電極 $Y_1 \sim Y_n$ が、図5に示すように交互にかつ番号順に配列して形成されている。一対の行電極、つまり行電極対 $(X_1 \times Y_1)$ ~行電極対 $(X_n \times Y_n)$ の各々がPDP50における第1表示ライン~第(2n-1)表示ラインを担う。各表示ラインと列電極 $D_1 \sim D_m$ 各々との各交叉部(2n-1)表示ラインを担う。各表示ラインと列電極 $D_1 \sim D_m$ 各々との各交叉部(2n-1)表示ラインに属する画素セルPC(2n-1)、第2表示ラインに属する画素セルPC(2n-1)、第2表示ラインに属する画素セルPC(2n-1)、第2表示ラインに属する画素セルPC(2n-1)、第(2n-1)、第(2n-1)、第(2n-1)、第(2n-1)、第(2n-1)、第(2n-1)、第(2n-1)、(2n-1)、(2n-1)0 (2n-1)0、(2n-1)0 (2n-1)0 (2n-

[0013]

図6~図10は、PDP50の内部構造の一部を抜粋して示す図である。

図6は表示面側から眺めた PDP50の平面図である。図7は図6に示される V1-V1線から眺めた PDP50の断面図である。図8は図6に示される V2-V2線から眺めた PDP50の断面図である。図9は図6に示される W1-W

1線から眺めたPDP50の断面図である。図10は図6に示されるW2-W2線から眺めたPDP50の断面図である。

#### [0014]

図6に示されたPDP50は列電極 $D_1 \sim D_m$ のうちの3つの列電極D、行電極  $X_1 \sim X_n$ のうちの2つの行電極 $X_k$ 、 $X_{k+1}$ 及び行電極 $Y_1 \sim Y_n$ のうちの1つの行 電極 $Y_k$ の部分である。行電極 $X_k$ 、 $X_{k+1}$ 各々は、表示表面の垂直方向(列方向 ·) に伸長しT字状の両端を有する複数の透明電極Xaと、複数の透明電極Xaと 接続され表示画面の水平方向(行方向)に伸長する帯状のバス電極 X b (行電極 Xの本体部)とから構成される。行電極YLは、表示表面の垂直方向に伸長しT字 状の両端を有する複数の透明電極Yaと、複数の透明電極Yaと接続され表示画 面の水平方向に伸長する帯状のバス電極 Y b (行電極 Y の本体部)とから構成され る。ただし、図6においては、行電極 $X_k$ 、 $X_{k+1}$ の透明電極Xaは一端部分しか 示されていないが、透明電極Yaと同様の形状である。透明電極Xa,YaはI TO等の透明導電膜からなり、各列電極Dに対応した位置に夫々配置されている 。更に、垂直方向において隣接する透明電極Xa, YaのT字状の端部は互いに 所定の放電ギャップgを介して対向した位置関係を有している。放電ギャップg の位置に対応した部分が表示放電セル(第1放電セル)C1の部分である。バス 電極Xb, Ybは例えば、黒色又は透明の金属膜からなる。バス電極Xbと透明 電極Xaとが交差する位置及びバス電極Ybと透明電極Yaとが交差する位置は 各制御放電セルC2 (第2放電セル)の形成位置に対応する。

### [0015]

透明電極Xa, Yaは、図7に示されるようにPDP50の表示面を担う前面 ガラス基板10と背面基板13との間に形成されている。前面ガラス基板10と 背面基板13とは互いに平行配置されている。透明電極Xaとバス電極Xbとの 間には、バス電極Xbと同一形状の光吸収層61が形成されている。同様に、透 明電極Yaとバス電極Ybとの間には、バス電極Ybと同一形状の光吸収層62 が形成されている。光吸収層61,62は黒色または暗色の顔料を含んでいる。 更に、これら透明電極Xa, Ya、光吸収層61,62及びバス電極Xb, Yb を覆うように前面ガラス基板10の裏面には誘電体層11が形成されている。 [0016]

背面基板13上には、図9及び図10に示されるように、垂直方向に伸張している複数の列電極Dが互いに所定の間隙を開けて平行に配列されている。また、背面基板13には、列電極Dを被覆する白色の列電極保護層(誘電体層)14が形成されている。列電極保護層14上には、横壁15A、仕切壁15B及び縦壁15Cが形成されている。横壁15A及び縦壁15Cが隔壁である。横壁15Aは垂直方向において各画素セルを区分けし、縦壁15Cは水平方向において各画素セルを区分けする。すなわち、横壁15Aと縦壁15Cとで区分けされた各部分が画素セルPC(上記のPC1、1~PC1、m)である。仕切壁15Bは画素セルPC各々を表示放電セルC1と制御放電セルC2とに区分けする壁である。画素セルPCを構成するために対をなす表示放電セルC1と制御放電セルC2との位置関係は水平方向においては隣同士同じである。

[0017]

横壁15A、仕切壁15B及び縦壁15C各々の高さは同一である。各制御放電セルC2に対応した部分の横壁15A及び縦壁15C各々の先端と誘電体層11との間には嵩上げ誘電体層12が挿入形成されている。仕切壁15Bと誘電体層11との間には嵩上げ誘電体層12は形成されていない。嵩上げ誘電体層12の表面と画素セルPCの空間に面する誘電体層11の表面とは、MgO(酸化マグネシウム)からなる保護層(図示せず)によって被覆されている。

[0018]

画素セルPCの空間は放電ガスが封入され、表示放電セルC1及び制御放電セルC2各々の放電空間が存在する。

また、図7及び図9に示されるように、各表示放電セルC1の放電空間を囲む 列電極保護層14、横壁15A、仕切壁15B及び縦壁15Cの各面には蛍光体 層16が形成されている。蛍光体層16としては、赤色で発光する赤色蛍光層、 緑色で発光する緑色蛍光層、及び青色で発光する青色蛍光層の3系統があり、各 画素セルPC毎にその割り当てが決まっている。

[0019]

図7及び図10に示されるように、各制御放電セルC2の放電空間を囲む列電

極保護層14、横壁15A、仕切壁15B及び縦壁15Cの各面には2次電子放出材料層30が形成されている。2次電子放出材料層30は、仕事関数が低い(例えば4.2eV以下)、いわゆる2次電子放出係数の高い高  $\gamma$  材料からなる層である。2次電子放出材料層30として用いる材料としては、例えばMgO、CaO、SrO、BaO等のアルカリ土類金属酸化物、Cs2O等のアルカリ金属酸化物、CaF2、MgF2等のフッ化物、TiO2、Y2O3、或いは、結晶欠陥や不純物ドープにより2次電子放出係数を高めた材料、ダイアモンド状薄膜、カーボンナノチューブ等がある。

#### [0020]

上記した嵩上げ誘電体層12が形成されていない仕切壁15Bと誘電体層11 との間は表示放電セルC1の放電空間と制御放電セルC2の放電空間とを連通する間隙 r となっている。表示面の左右方向において互いに隣接する制御放電セル C2各々の放電空間は、図8に示す如き嵩上げ誘電体層12及び誘電体層18に よって遮断されているが、表示面の左右方向において互いに隣接する表示放電セルC1各々の放電空間は互いに連通している。

#### [0021]

このように、PDP50に形成されている画素セルPC1、 $_1$ ~PC $_{n-1}$ 、 $_m$ の各々は、互いにその放電空間が連通している表示放電セルC1及び制御放電セルC2から構成されている。また、行電極 $X_2$ ~ $X_n$ 及び行電極 $Y_1$ ~ $Y_{n-1}$ は連続する2表示ラインで兼用される構成である。

X電極ドライバ51は、駆動制御回路56から供給されたタイミング信号に応じて、PDP50の行電極 $X_1$ ~ $X_n$ 各々に、各種駆動パルスを印加する。電極ドライバ53は、駆動制御回路56から供給されたタイミング信号に応じて、PDP50の行電極 $Y_1$ ~ $Y_n$ 各々に各種駆動パルスを印加する。アドレスドライバ55は、駆動制御回路56から供給されたタイミング信号に応じて、PDP50の列電極 $D_1$ ~ $D_m$ に画素データパルスを印加する。

#### [0022]

駆動制御回路56は、先ず、入力映像信号を各画素毎に輝度レベルを表す例えば8ビットの画素データに変換し、この画素データに対して如き誤差拡散処理及

びディザ処理を施す。例えば、当該誤差拡散処理では、先ず、画素データの上位 6ビット分を表示データ、残りの下位 2 ビット分を誤差データとする。そして、 周辺画素各々に対応した当該画素データの各誤差データを重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位 2 ビット分の輝度が上記周辺画素によって擬似的に表現され、それ故に 8 ビットよりも少ない 6 ビット分の表示データにて、 8 ビット分の画素データと同等の輝度階調表現が可能になる。そして、この誤差拡散処理によって得られた 6 ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を 1 画素単位とし、この 1 画素単位内の各画素に対応した誤差拡散処理画素データに対して、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。かかるディザ係数の加算によれば、 1 画素単位で眺めた場合には、ディザ加算画素データの上位 4 ビット分だけでも8 ビットに相当する輝度を表現することが可能となる。

#### [0023]

#### [0024]

図12は、選択消去アドレス法を適用してPDP50を階調駆動する際の発光 駆動シーケンスを示す図である。

図12に示す発光駆動シーケンスでは、映像信号における各フィールドを15

個のサブフィールドSF1~SF15に分割し、各サブフィールドにおいてアドレス行程W、及び発光維持行程(サスティーン行程)Iを実行する。なお、この実施例では1フィールドのサブフィールド数を15にしたが、15サブフィールドに限定する必要はない。

### [0025]

サブフィールドSF1~SF15のうちの先頭のサブフィールドSF1ではアドレス行程Wに先立ちリセット行程Rが実行され、最後尾のサブフィールドSF15では発光維持行程Iの直後に消去行程Eが実行される。また、各サブフィールドにおいてアドレス行程Wのアドレッシングは行電極 $\mathbf{X}_1$ ~ $\mathbf{X}_n$ について先にW $\mathbf{X}$ として行った後、行電極 $\mathbf{Y}_1$ ~ $\mathbf{Y}_n$ について $\mathbf{W}_{\mathbf{Y}}$ 行われる。また、第1サブフィールドSF1のリセット行程Rのリセット動作も $\mathbf{R}_{\mathbf{Y}}$ , $\mathbf{R}_{\mathbf{Y}}$ のように各々行われる。

#### [0026]

図13は、図12に示す発光駆動シーケンスに従って、リセット行程 $R_X$ ,  $R_Y$ 、アドレス行程 $W_X$ ,  $W_Y$ 、発光維持行程 I 各々にてX電極ドライバ51及びY電極ドライバ各々がPDP50に印加する各種駆動パルスを示す図である。なお、図13においては、先頭のサブフィールドSF1の全て、サブフィールドSF2及びSF15各々の一部のみを抜粋して示している。

#### [0027]

先ず、X電極のリセット行程 $R_X$ では、X電極ドライバ51が緩やかな立ち上がりの正極性のリセットパルス $R_X$ を発生してPDP50の行電極 $X_1\sim X_n$ の各々に同時に印加する。リセットパルス $R_X$ の印加によってPDP50の行電極 $X_1\sim X_n$ に関係する画素セルPC各々の制御放電セルC2内の列電極D及び行電極 $X_1\sim X_n$ 間においてリセット放電が生起される。この放電の結果、行電極 $X_1\sim X_n$ に関係する制御放電セルC2内に壁電荷が形成される。

#### [0028]

X電極のアドレス行程 $W_X$ では、リセットパルス $RP_X$ の印加直後に、X電極ドライバ 5 1 は負極性の極性反転パルス $PP_X$ を行電極 $X_1$   $\sim X_n$  の各々に同時に印加し、アドレスドライバ 5 5 は、極性反転パルス $PP_X$ と同時に正極性の極性反転パルス $PP_D$ を発生してPDP 5 0 の列電極 $D_1$   $\sim D_m$  の各々に同時に印加する

。その極性反転パルスPP $_X$ 及びPP $_D$ の印加によって行電極 $X_1$ ~ $X_n$ に関係する画素セルPC各々の制御放電セルC2内の列電極D及び行電極 $X_1$ ~ $X_n$ (バス電極 $X_1$ )間において放電が生起される。この放電の結果、壁電荷の極性が反転され、列電極Dに負電荷が形成され、バス電極 $X_1$ 0に正電荷が形成される。

[0029]

X電極のアドレス行程 $W_X$ では、極性反転後、X電極ドライバ 5 1 が正極性の 電圧V1を全ての行電極 $X_1 \sim X_n$ に印加しつつ、正極性の電圧V2 (V2 > V1)を有する走査パルスSPを行電極 $X_1 \sim X_n$ に順次印加して行く。この間、Y電 極ドライバ53は、行電極 $Y_1 \sim Y_n$ 各々に正極性の所定電位を印加する。アドレ スドライバ55は、このサブフィールドSF1に対応した奇数行の画素駆動デー タビット群DB1における各データビットをその論理レベルに応じたパルス電圧 を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、 論理レベル0の画素駆動データビットを正極性の高電圧の画素データパルスDP に変換する一方、論理レベル1の画素駆動データビットを低電圧(例えば、0ボ ルト)の画素データパルスDPに変換する。そして、かかる画素データパルスD Pを走査パルスSPの印加タイミングに同期して1表示ライン分(m個)ずつ列電 極D1~Dmに印加して行く。つまり、アドレスドライバ55は、先ず、第1表示 ラインに対応したm個の画素データパルスDPからなる画素データパルス群DP  $_1$ を列電極 $\mathrm{D}_1\sim\mathrm{D}_{\mathrm{m}}$ に印加し、次に、第3表示ラインに対応した $\mathrm{m}$ 個の画素デー タパルスDPからなる画素データパルス群DP3を列電極 $D_1 \sim D_m$ に印加して行 くのである。以降の奇数表示ラインも同様の印加が順次行われる。正極性の電圧 V2を有する走査パルスSPと低電圧の画素データパルスDPとが同時に印加さ れた画素セルPCの制御放電セルC2内の列電極D及びバス電極Xb間において 消去アドレス放電が生起される。そして、消去アドレス放電に伴いその放電が図 7に示した間隙 r を介して表示放電セルC1側に移行し、表示放電セルC1内の 所定電位の行電極Ya及びXa間で放電が生起される。上述した如き制御放電セ ルC2から表示放電セルC1への放電移行により、表示放電セルC1内に形成さ れていた壁電荷が消滅する。一方、走査パルスSPが印加されたものの高電圧の 画素データパルスDPが印加された画素セルPCの制御放電セルC2内では上記

の如き消去アドレス放電は生起されない。よって、上述した如き制御放電セルC 2 から表示放電セルC 1 への放電移行も生じないので、表示放電セルC 1 内の壁電荷の形成状態も現状を維持する。つまり、表示放電セルC 1 内に壁電荷が存在する場合にはこれがそのまま残留し、存在しない場合には壁電荷のこの壁電荷の非形成状態が維持される。

### [0030]

次に、Y電極のリセット行程R $_{Y}$ では、X電極ドライバ51は緩やかな立ち上がりの正極性のリセットパルスRP $_{X}$ を発生してPDP50の行電極X $_{1}$ ~ $X_{n}$ の各々に同時に印加し、Y電極ドライバ53は緩やかな立ち上がりの正極性のリセットパルスRP $_{Y}$ を発生してPDP50の行電極Y $_{1}$ ~ $Y_{n}$ の各々に同時に印加する。Y電極のリセット行程R $_{Y}$ におけるリセットパルスRP $_{X}$ はダミーパルスであり、これによる放電は生じない。一方、リセットパルスRP $_{Y}$ の印加によってPDP50の行電極Y $_{1}$ ~ $Y_{n}$ に関係する画素セルPC各々の制御放電セルC2内の列電極D及び行電極Y $_{1}$ ~ $Y_{n}$ 間においてリセット放電が生起される。このリセット放電の結果、行電極Y $_{1}$ ~ $Y_{n}$ に関係する制御放電セルC2内に壁電荷が形成される。

## [0031]

Y電極のアドレス行程 $W_Y$ では、リセットパルス $RP_Y$ の印加直後に、Y電極ドライバ53は負極性の極性反転パルス $PP_Y$ を行電極 $Y_1$ ~ $Y_n$ の各々に同時に印加し、アドレスドライバ55は、極性反転パルス $PP_Y$ と同時に正極性の極性反転パルス $PP_D$ を発生してPDP50の列電極 $D_1$ ~ $D_m$ の各々に同時に印加する。極性反転パルス $PP_Y$ 及び $PP_D$ の印加によって行電極 $Y_1$ ~ $Y_n$ に関係する画素セルPC各々の制御放電セルC2内の列電極D及び行電極 $Y_1$ ~ $Y_n$ (バス電極 $Y_1$ )間において放電が生起される。この放電の結果、壁電荷の極性が反転され、列電極 $Y_1$ 0に負電荷が形成され、バス電極 $Y_1$ 1 b)に正電荷が形成される。

## [0.032]

その後のY電極のアドレス行程 $W_Y$ では、Y電極ドライバ53が正極性の電圧 V1を全ての行電極 $Y_1$ ~ $Y_n$ に印加しつつ、正極性の電圧V2(V2>V1)を 有する走査パルスSPを行電極 $Y_1$ ~ $Y_n$ に順次印加して行く。この間、X電極ド

ライバ51は、行電極 $X_1 \sim X_n$ 各々に正極性の所定電位を印加する。アドレスド ライバ55は、このサブフィールドSF1に対応した偶数行の画素駆動データビル ット群DB1における各データビットをその論理レベルに応じたパルス電圧を有 する画素データパルスDPに変換する。かかる画素データパルスDPを走査パル スSPの印加タイミングに同期して1表示ライン分(m個)ずつ列電極D1~Dmに 印加して行く。アドレスドライバ55は、先ず、第2表示ラインに対応したm個 の画素データパルスDPからなる画素データパルス群DP<sub>1</sub>を列電極D<sub>1</sub> $\sim$ D<sub>m</sub>に 印加し、次に、第4表示ラインに対応したm個の画素データパルスDPからなる 画素データパルス群DP3を列電極 $D_1 \sim D_m$ に印加して行くのである。以降の偶 数表示ラインも同様の印加が順次行われる。正極性の電圧V2を有する走査パル スSPと低電圧の画素データパルスDPとが同時に印加された画素セルPCの制 御放電セルC2内の列電極D及びバス電極Yb間において消去アドレス放電が生 起される。そして、消去アドレス放電に伴いその放電が図7に示した間隙rを介 して表示放電セルC1側に移行し、表示放電セルC1内の所定電位の行電極Xa 及びYa間で放電が生起される。上述した如き制御放電セルC2から表示放電セ ルC1への放電移行により、表示放電セルC1内に形成されていた壁電荷が消滅 する。一方、走査パルスSPが印加されたものの高電圧の画素データパルスDP が印加された画素セルPCの制御放電セルC2内では上記の如き消去アドレス放 電は生起されない。よって、上述した如き制御放電セルC2から表示放電セルC 1への放電移行も生じないので、表示放電セルC1内の壁電荷の形成状態も現状 を維持する。

[0033]

このように、選択消去アドレス法に基づくアドレス行程W<sub>X</sub>, W<sub>Y</sub>では、サブフィールドに対応した画素駆動データビット群の各データビットに応じて選択的に画素セルPC各々の制御放電セルC2内に消去アドレス放電を生起させて壁電荷を消去させる。これにより、壁電荷の残留する画素セルPCを点灯セルモード、壁電荷が消去された画素セルPCを消灯セルモードに設定するのである。

[0034]

第1 サブフィールドにおいてはアドレス行程 $W_V$ の次のサスティン行程I の最

初に、X電極ドライバ51は負極性の極性反転パルス $PP_X$ を発生してPDP50の行電極 $X_1$  $\sim X_n$ の各々に同時に印加し、Y電極ドライバ53は同様に負極性の極性反転パルス $PP_Y$ を発生してPDP50の行電極 $Y_1$  $\sim Y_n$ の各々に同時に印加する。その極性反転パルス $PP_X$ ,  $PP_Y$ の印加と同時に、アドレスドライバ55は、正極性の極性反転パルス $PP_D$ を発生してPDP50の列電極 $D_1$  $\sim D_m$ の各々に同時に印加する。

## [0035]

上記のX及びY電極のPドレス行程 $W_X$ ,  $W_Y$ で壁電荷が維持された画素セルについては電荷が列電極 $D_1$ ~ $D_m$ では正極性、行電極 $X_1$ ~ $X_n$ 及び行電極 $Y_1$ ~ $Y_n$ では負極性となっている。極性反転パルス $PP_X$ ,  $PP_Y$ ,  $PP_D$ の印加によって行電極 $X_1$ ~ $X_n$ の電荷が正極性に反転し、行電極 $Y_1$ ~ $Y_n$ の電荷が負極性のままとなる。

#### [0036]

その後のサスティン行程Iでは、Y電極ドライバ53が負極性のサスティンパルスIP $_Y$ を行電極 $Y_1$ ~ $Y_n$ 各々に繰り返し印加する。X電極ドライバ51は、負極性のサスティンパルスIP $_X$ を行電極 $X_1$ ~ $X_n$ 各々に繰り返し印加する。そのサスティンパルスの印加は行電極 $Y_1$ ~ $Y_n$ と行電極 $X_1$ ~ $X_n$ とで交互に行われ、繰り返しはこのサスティン行程Iの属するサブフィールドに割り当てられている回数だけである。サスティンパルスIP $_X$ 又はIP $_Y$ が印加されると、点灯セルモードに設定された画素セルPCの表示放電セルC1内の透明電極X aと透明電極Y aとの間でサスティン放電が生起される。図13にはそのサスティン放電の放電電流の方向を矢印で示されている。サスティン放電によって発生した紫外線により、図7に示す如く表示放電セルC1内に形成されている蛍光体層16(赤色蛍光層、緑色蛍光層、青色蛍光層)が励起し、その蛍光色に対応した光が前面ガラス基板10を介して放射される。つまり、このサスティン行程Iの属するサブフィールドに割り当てられている回数分だけ、サスティン放電に伴う発光が繰り返し生起されるのである。

## [0037]

負極性のサスティンパルス  $IP_{\chi}$ ,  $IP_{\chi}$ の印加によって点灯セルモードに設定

された画素セルPCの表示放電セルC1内の列電極D側の放電空間には負の壁電荷が形成される。各サスティン行程 I は、サスティンパルス I  $P_Y$ の行電極  $Y_1$   $\sim$   $Y_n$  各々への印加で終了する。この終了により、行電極  $Y_1$   $\sim$   $Y_n$  側の放電空間には正の壁電荷が形成される。

#### [0038]

図12に示されるように、サブフィールドSF1から次のサブフィールドSF2に移行すると、直ちに上記したようにX電極のアドレス行程 $W_X$ 、そしてY電極のアドレス行程 $W_Y$ 、そしてサスティン行程Iが行われる。その後のサブフィールドにおいても同様である。

第15サブフィールドSF15に含まれる消去行程Eでは、X電極ドライバ5 1 は負極性の消去パルスEP $_X$ を発生してPDP50の行電極 $X_1$ ~ $X_n$ の各々に 印加し、同時にY電極ドライバ53は同様に負極性の消去パルスEP $_X$ を発生してPDP50の行電極 $Y_1$ ~ $Y_n$ の各々に印加する。消去パルスEP $_X$ 及びEP $_X$ は 所定期間に亘って印加される。消去パルスEP $_X$ の電位は所定の消去電位から時間経過と共に徐々に0Vに近づき、所定期間経過時には0Vとなって消滅する。消去パルスEP $_X$ は所定期間に亘って所定の消去電位を維持するパルスである。これら消去パルスEP $_X$ 及びEP $_X$ によって行電極X,Y間で消去放電が生じ、表示放電セルС1及び制御放電セルС2各々内に形成されていた壁電荷が消滅する。すなわち、PDP50の全ての画素セルPCが消灯セル状態に推移するのである。

### [0039]

なお、第15サブフィールドSF15の消去行程E直前のサスティン行程Iでは、他のサブフィールドとは異なり、負極性のサスティンパルスIP $\chi$ を行電極  $X_1\sim X_n$ 各々に印加した段階でサスティン行程Iが終了している。

図12及び図13に示す如きリセット行程R( $R_X$ ,  $R_Y$ )、アドレス行程W( $W_X$ ,  $W_Y$ )、及びサスティン行程Iによる駆動が、図11に示す如き16通りの画素駆動データGDに基づいて実行される。図12及び図13に示す如き選択消去アドレス法を適用した駆動によれば、サブフィールドSF1~SF15の内で、画素セルPCを消灯セルモードから点灯セルモードに推移させることが可能な

機会は、サブフィールドSF1のリセット行程R<sub>X</sub>、R<sub>Y</sub>だけである。従って、サブフィールドSF1~SF15のいずれかのサブフィールドで消去アドレス放電が生起され、一旦、画素セルPCが消灯セルモードに設定されると、それ以降のサブフィールドではこの画素セルPCが点灯セルモードに復帰することはない。従って、図11に示す如き16通りの画素駆動データGDに基づく駆動によれば、表現すべき輝度に対応した分だけ連続したサブフィールド各々において各画素セルPCが点灯セルモードに設定される。そして、消去アドレス放電(黒丸にて示す)が生起されるまでの間、各サブフィールドのサスティン行程Iにおいて連続してサスティン放電発光(白丸に示す)が為されるのである。

#### [0040]

上述した如き駆動により、1フィールド期間内において生起された放電の総数に対応した輝度が視覚される。すなわち、図11に示す如き第1~第16階調駆動による16種類の発光パターンによれば、白丸にて示されるサブフィールドにおいて生起されたサスティン放電の合計回数に対応した16階調分の中間輝度が表現されるのである。

#### [0041]

以上の如き選択消去アドレス法に基づく駆動を行う場合に、アドレス行程W<sub>X</sub>, W<sub>Y</sub>において消去アドレス放電を生起させる際には、正極性の電圧V2を有する走査パルスSPを行電極Yに印加すると共に低電圧(0ボルト)の画素データパルスDPを列電極Dに印加している。このように、制御放電セルC2内の列電極Dを行電極Yよりも低電位とすることにより、制御放電セルC2内に形成されている2次電子放出材料層30が行電極Yに対して陰極となる。よって、消去アドレス放電を生起させる際には、2次電子放出材料層30から良好に2次電子が放出され、制御放電セルC2内において消去アドレス放電が確実に生起されるようになるのである。

#### [0042]

また、上記実施例においては、N個(実施例では15個)のサブフィールドによって(N+1)階調分の中間輝度を表現する階調駆動を一例にとってその動作を説明したが、N個のサブフィールドで $2^N$ 階調分の中間輝度を表現する階調駆

動にも同様に適用可能である。

図14〜図19は、本発明の他の実施例としてPDP50の内部構造の一部を 抜粋して示す図である。図14〜図19においては図6〜図10に示されたPD P50と同一部分は同一符号が用いられている。

[0043]

図14は表示面側から眺めたPDP50の平面図である。図15は図14に示されるV1-V1線から眺めたPDP50の断面図である。図16は図14に示されるV2-V2線から眺めたPDP50の断面図である。図17は図14に示されるV3-V3線から眺めたPDP50の断面図である。図18は図14に示されるW1-W1線から眺めたPDP50の断面図である。図19は図14に示されるW2-W2線から眺めたPDP50の断面図である。

[0044]

図14~図19に示される実施例においては、対をなす表示放電セルC1と制御放電セルC2とからなる画素セルPCの組み合わせが2種類ある。すなわち、表示ライン毎の複数の表示放電セルC1は水平方向において同一直線列で配置されている。表示放電セルC1に垂直方向において隣接する2つの制御放電セルC2のうちの一方(図14で上側の制御放電セルC2)との組み合わせと、他方(図14の下側の制御放電セルC2)との組み合わせとがある。その2種類の組み合わせは水平方向において交互に配置されている。それ故、画素セルPCを構成しない表示放電セルC1とそれに隣接する制御放電セルC2との間は横壁15Aとなっており、画素セルPCを構成する表示放電セルC1とそれに隣接する制御放電セルC2との間は横壁15Aとなっており、画素セルPCを構成する表示放電セルC1とそれに隣接する制御放電セルC2との間は横壁15Aより厚みが薄い仕切壁15Bとなっている。制御放電セルC2の放電空間位置は図14から分かるように、水平方向において奇数番目と偶数番目とで異なっている。図6~図10に示されたPDP50と同様に、嵩上げ誘電体層12が形成されていない仕切壁15Bと誘電体層11との間は表示放電セルC1の放電空間と制御放電セルC2の放電空間とを連通する間隙 rとなっている。

[0045]

その他の内部構造は図6~図10に示されたPDP50と同じである。

以上のように、本発明によれば、表示画面のラインピッチの縮小化を容易にできるので、高コントラスト及び高精細化を図ることができる。

#### 【図面の簡単な説明】

【図1】

従来のPDPの構造の一部を表示面側から眺めた平面図である。

【図2】

図1に示されるV-V線上でのPDPの断面を示す図である。

【図3】

図1に示されるW-W線上でのPDPの断面を示す図である。

【図4】

PDPに印加される各種駆動パルスと、その印加タイミングを示す図である。

【図5】

本発明を適用したプラズマディスプレイ装置の概略構成を示す図である。

【図6】

図5の装置中のPDPの構造の一部を表示面側から眺めた平面図である。

【図7】

図6に示されるV1-V1線上でのPDPの断面を示す図である。

【図8】

図6に示されるV2-V2線上でのPDPの断面を示す図である。

【図9】

図6に示されるW1-W1線上でのPDPの断面を示す図である。

【図10】

図6に示されるW2-W2線上でのPDPの断面を示す図である。

【図11】

選択消去アドレス法における画素データ変換テーブルと、この画素データ変換テーブルによって得られた画素駆動データGDに基づく発光駆動パターンを示す図である。

【図12】

選択消去アドレス法による駆動時における発光駆動シーケンスの一例を示す図

である。

【図13】

図5の装置においてサブフィールドSF1及びSF2の一部の期間にPDPに 印加される各種駆動パルスとその印加タイミングを示す図である。

【図14】

本発明の他の実施例として図5の装置中のPDPの別の構造の一部を表示面側から眺めた平面図である。

【図15】

図14に示されるV1-V1線上でのPDPの断面を示す図である。

【図16】

図14に示されるV2-V2線上でのPDPの断面を示す図である。

【図17】

図14に示されるV3-V3線上でのPDPの断面を示す図である。

【図18】

図14に示されるW1-W1線上でのPDPの断面を示す図である。

【図19】

図14に示されるW2-W2線上でのPDPの断面を示す図である。


【符号の説明】

- 50 PDP
- 51 X電極ドライバ
- 53 Y電極ドライバ
- 55 アドレスドライバ
- 56 駆動制御回路
- C1 表示放電セル
- C2 制御放電セル
- PC 画素セル

【書類名】


図面

【図1】




【図2】

# V-V断面




【図3】


#### <del>W-W</del>断面




【図4】




【図5】




【図6】




【図7】




【図8】





【図10】




【図11】


整理		変換テーブル	辞书パターン
	PDS	1 2 3 4 5 6 7 8 9 10 11 12 13 14 15	SF SF SF SF SF SF SF 1 2 3 4 5 6
麗 1	0000		•
第2	0001	0 1 0 0 0 0 0 0 0 0 0 0 0 0 0	• 0
無3	0010	001000000000000	• 0 0
第 4	0011	0 0 0 0 0 0 0 0 0 0 0 0 0 0	• 0 0 0
無 5	0100	00000000000000000	• 0 0 0 0
班	0101	0000000000000000	• 0 0 0 0 0
第7	0110	00000010000000	• 0 0 0 0 0 0
既	0111	00000010000000	• 0 0 0 0 0 0
50000000000000000000000000000000000000	1000	000001000000000	• 0 0 0 0 0 0 0
第10	1001	0000000000000000	• 0 0 0 0 0 0 0 0
第11	1010	0000100000000000	• 0 0 0 0 0 0 0 0 0
第12	1011	000000000000000	• 0 0 0 0 0 0 0 0 0 0
第13	1100	000000000000000	• 0 0 0 0 0 0 0 0 0 0 0
第14	1101	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	•0000000000000
第15	1110	0000000000000000	• 0 0 0 0 0 0 0 0 0 0 0 0 0
第16	1111	0000000000000000	000000000000000

● :消去アドレス放電 〇 :サスティン放電発光


【図12】




【図13】




【図14】




【図15】




【図16】




【図17】



【図18】



【図19】



【書類名】 要約書

【要約】

【課題】 高コントラスト及び高精細化を図ることができるプラズマディス プレイパネル及びそれを用いた表示装置を提供する。

【解決手段】 プラズマディスプレイパネルにおいては、各々が行方向に延びて列方向に配列された複数の行電極と、前面基板の内面側において複数の行電極を被覆する誘電体層と、各々が前面基板と放電空間を介して対向配置された背面基板の内面側に列方向に延びて行方向に配列され、行電極と交差する位置において放電空間内に単位発光領域を形成する複数の列電極とが備えられ、複数の行電極の隣接する行電極間各々が表示ラインを構成し、単位発光領域の各々の周囲が隔壁により区画され、単位発光領域の各々が仕切り壁によって表示ラインを形成する隣接する行電極間での放電が行われる第1放電セルと、行電極の一部と列電極との間での放電が行われる第2放電セルとに区画され、対となる第1放電セルと第2放電セルとの間に連通部が設けられている。

【選択図】 図5

## 出願人履歷情報

識別番号

[000005016]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都目黒区目黒1丁目4番1号

氏 名

パイオニア株式会社・